

# שפת תאור חומרה VHDL

## תוכן עניינים

|                |   |
|----------------|---|
| <b>2.....</b>  | <b>מבנה בסיסי של תוכנית .....</b>                                       |
| <b>2.....</b>  | <b>דוגמא לשער AND .....</b>   |
| <b>3.....</b>  | <b>אופרטורים לוגיים נוספים .....</b>                                    |
| <b>4.....</b>  | <b>דוגמא - רכיב 1 → MUX 2 .....</b>                                     |
| <b>5.....</b>  | <b>תאור התנהגותי של מערכת .....</b>                                     |
| <b>5.....</b>  | <b>רכיב 1 → MUX 2 בעזרת פקודת when .... else .....</b>                  |
| <b>6.....</b>  | <b>רכיב 1 → MUX 2 → select .....</b>                                    |
| <b>7.....</b>  | <b>משתנה מסוג BIT_VECTOR .....</b>                                      |
| <b>7.....</b>  | <b>משתנה מסוג INTEGER .....</b>   |
| <b>8.....</b>  | <b>סוגי כניסה ויציאה .....</b>  |
| <b>9.....</b>  | <b>משתנה מרובת ערכים - STD_LOGIC .....</b>                              |
| <b>10.....</b> | <b>דוגמאות שונות .....</b>  |
| <b>10.....</b> | <b>צורה 1 – שימוש בשרשור &amp; .....</b>                                |
| <b>10.....</b> | <b>צורה 2 – שימוש במשתנה s – c-integer .....</b>                        |
| <b>11.....</b> | <b>פענוח מ-BCD ל-7seg באמצעות פקודת select .....</b>                    |
| <b>12.....</b> | <b>פענוח מבינארי 5 ביטים ל-BCD .....</b>                                |
| <b>13.....</b> | <b>התהילך - PROCESS .....</b>   |
| <b>13.....</b> | <b>תחביר פקודת if else .....</b>  |
| <b>14.....</b> | <b>תחביר פקודת case .....</b>   |
| <b>14.....</b> | <b>רישמת רגישיות .....</b>  |
| <b>15.....</b> | <b>דוגמאות: .....</b>   |
| <b>15.....</b> | <b>DFF הפעול בReLUית שעון .....</b>                                     |
| <b>15.....</b> | <b>DFF הפעול בReLUית שעון עם reset אסינכרוני .....</b>                  |
| <b>16.....</b> | <b>DFF הפעול בReLUית שעון עם reset ו-preset אסינכרוני .....</b>         |
| <b>16.....</b> | <b>DFF הפעול בReLUית שעון עם reset ו-preset סינכרוני .....</b>          |
| <b>17.....</b> | <b>דוגמאות לתכנון מונים .....</b>                                       |
| <b>17.....</b> | <b>МОНА מעלה מ- 0 עד 255 עם איפוס סינכרוני .....</b>                    |
| <b>18.....</b> | <b>МОНА מעלה/מטה מ- 0 עד 255 עם איפוס, טעינה ואפשרות סינכרוני .....</b> |
| <b>19.....</b> | <b>МОНА מעלה מודולו 200 .....</b>                                       |
| <b>20.....</b> | <b>МОНА מעלה BCD עם reset אסינכרוני ואפשרות סינכרוני .....</b>          |
| <b>21.....</b> | <b>מכונות מצבים .....</b>   |
| <b>21.....</b> | <b>דוגמא למוכנת Moore .....</b>   |
| <b>23.....</b> | <b>דוגמא למוכנת Mealy .....</b>   |
| <b>25.....</b> | <b>Mealy עם מוצא סינכרוני .....</b>                                     |
| <b>27.....</b> | <b>תכנון היררכי .....</b>   |
| <b>28.....</b> | <b>דוגמא – תכנון מסכם מלא – FA .....</b>                                |

## מבנה בסיסי של תוכנית

מעגל דיגיטלי מתואר כקופסה עם כניסות ויציאות.

קופסה – מתוארת בשפה כישות **entity**

כניסה הפשוטה ביותר **in** מסוג **BIT** (0 או 1 לוגי)


יציאה הפשוטה ביותר **out** מסוג **BIT** (0 או 1 לוגי)

תפקיד המתאר את הקשר בין הכניסות והיציאות מוגדר ע"י המלה **ARCHITECTURE**

### דוגמא לשער AND



```
entity AND_GATE is
    port(A,B : in BIT;
         f: out BIT);
end AND_GATE;


architecture TWO_INPUTS of AND_GATE is
begin
    f<=A and B;
end TWO_INPUTS;
```



הסבר

- שם הkopoa - •
- մեաօտ և մօչաօմ բտօր հօօրայիմ շլ port, ահրի սօգրիմ – նկօդա փօյկ.
- լչլկ հտպկօդ շմ, բծօմա նբչր TWO\_INPUTS
- լահր begin փաւօլա սմ հշմա = <
- օյօմ սմ հմիլա end և սմ TWO\_INPUTS օյօմ սմ նկօդա փօյկ.

**Աօրտօրիմ լօգիմ նօսփիմ**

דוגמא - רכיב 1  $\rightarrow$  MUX 2

```
entity MUX_2_TO_1 is
  port(  D0,D1 : in BIT;
         S : in BIT;
         Y : out BIT );
end MUX_2_TO_1;
```

```
architecture arc_Mux of MUX_2_TO_1 is
begin
  Y <= ((not S) and D0) or (S and D1);
end arc_Mux ;
```

ניתן לתאר את אותה המערכת עם שימוש בסיגנלים פנימיים

```
entity MUX_2_TO_1 is
  port(  D0,D1 : in BIT;
         S : in BIT;
         Y : out BIT );
end MUX_2_TO_1;
```

```
architecture arc_Mux of MUX_2_TO_1 is
  signal NET1, NET2, NET3 :BIT;
begin
  NET1 <= not S;
  NET2 <= NET1 and D0;
  NET3 <= S and D1;
  Y <= NET2 or NET3;
end arc_Mux ;
```

## תאור התנוגותי של מערכת

ניתן לתאר את המערכת הלוגית כמערכת התנוגותית בעזרת 2 פקודות:

Conditional Assignment              • פקודה `when .... else`

מבנה הפקודה:

```
var  <=      value_1 when condition_1 else
                value_2 when condition_2 else
                value_3 when condition_3 else
                .
                .
                value_n;
```

Selected Assignment              • פקודה `with .... select`

מבנה הפקודה

```
with expression select
var  <=      value_1 when choice_1,
                value_2 when choice_2,
                value_3 when choice_3,
                .
                .
                value_n when others;
```

נתאר את רכיב 1 → 2 MUX באמצעות שתי הפקודות:

רכיב 1 → 2 MUX באמצעות פקודה `when .... else`

```
entity MUX_2_TO_1 is
    port( D0,D1 : in BIT;
          S : in BIT;
          Y : out BIT );
end MUX_2_TO_1;
```

```
architecture arc_Mux of MUX_2_TO_1 is
begin
    Y<= D0 when S='0' else
              D1;
end arc_Mux ;
```

רכיב 1 → 2 MUX בעזרת פקודת **with .... select**

```
entity MUX_2_TO_1 is
  port(
    D0,D1 : in BIT;
    S : in BIT;
    Y : out BIT
  );
end MUX_2_TO_1;

architecture arc_Mux of MUX_2_TO_1 is
begin
  with S select
    Y<= D0 when '0',
    D1 when others;
End arc_Mux ;
```


**הערה:** משתנה מסוג **BIT** מכיל שני ערכים והיא נרשמת בין גרש ימין לגרש שמאל : '0' או '1'

### משתנה מסוג BIT\_VECTOR

מערך חד ממדי של משתנים מסוג **BIT** הנitin לכתיבה וקריאה, גם במיעון סיבית.

דוגמא להגדלה: Data :**in bit\_vector (7 downto 0)**

בדוגמא מוגדר וקטור בגודל 8 סיביות



דוגמאות להשמה:

|                                  |  |
|----------------------------------|--|
| Data<="11000011";                | השמה בבינארי --                        |
| Data<=x"C3";                     | השמה בהקס דצימלי --                    |
| Data<=(others =>'0');            | הצבה 0 לכל הסיביות --                  |
| Data<="1'1'OTHERS=>'0');         | הצבה 11 לסיביות 7,6 וכל השאר 0 לוגי -- |
| Data(5 <b>downto</b> 2)<="1011"; | הצבת הערך רק לסיביות 5 עד 2 --         |
| Data(2)<='1';                    | הצבה 1 לסיבית 2 בלבד --                |

### משתנה מסוג INTEGER

בגודל עד 32 סיביות ומוסוגל לקבל ערך בטוווח: 2147483647-2147483648 עד

דוגמאות להגדלת המשתנה:

|   |         |
|---|---------|
| Data_1 : <b>in integer range 12 downto 0;</b> | -- 4bit |
| Data_2 : <b>in integer range 0 to 255;</b>    | -- 8bit |

כללים לגבי המשתנה

- נכתב ללא גרש או גרשימים
- שימושיו לפעולות אריתמטיות ולא לוגיות
- התוכנה מקצתה מספר סיביות לפי התחום

### סוגי כניסה ויציאה

עד כה ראיינו כניסה – **IN** הניתן לקריאה בלבד ויציאה – **OUT** הניתן לכתיבה בלבד


קיימיםים עוד שני סוגי – **PORT**

- **Buffer** – הניתן לכתיבה וקריאה


- **Inout** – קוו נתונים דו כווני הניתן לכתיבה וקריאה

מה ההבדל בין סוג ה- **PORT**

זהו **PORT Buffer** יציאה בלבד ולא ניתן לחבר אליו רכיב קלט, הקריאה מהיציאה היא לצורך פנימי בלבד לשם התניות או חיבור לכניסה פנימית .



זהו **PORT inout** יציאה וכניסה ונitin לחבר אליו רכיב קלט או פלט, כאשר הוא במצב של קלט, צריך לדאוג לעכבה גבוהה של הפלט הפנימי (אם משתמשים בעכבה גבוהה צריך להשתמש במשתנה מסוג **STD\_LOGIC**).  
(**STD\_LOGIC**).



בכל זאת ניתן להגדיר **PORT** מסווג **DOUT** כמשתנה **BIT** אבל לא ניתן לקבל עכבה גבוהה.

### משתנה מרובת ערכי - STD\_LOGIC

משתנה מוגדר תחת הספרייה – STD\_LOGIC\_1164 –

ההצהרה בתחילת התוכנית:

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
```

למשתנה מסווג זה יש 9 מצבים לוגיים:

1. '1' לוגי
2. '0' לוגי
3. 'Z' – עצבה גבוהה ( Z נרשם באות גדולה )
4. 'X' – לא ידוע , יכול להתקבל כתוצאה מהתנששות במידע ( X נרשם באות גדולה )
5. '-' – DON'T CARE אפשר לתת ערך זה למשתנה
6. 'U' – ערך לא מאותחל, ערך של המשתנה לפני שבוצעה השמה ( U נרשם באות גדולה )
7. 'L' – '0' לוגי חלש , ערך הקרוב לסוף המוגדר – 0 לוגי
8. 'H' – '1' לוגי חלש , ערך הקרוב לסוף המוגדר – 1 לוגי
9. 'W' – לא ידוע חלש ( 'X' חלש )

אוף הרישום

- הגדרה של BIT – במקומ BIT רושמים STD\_LOGIC

דוגמאות:

```
port( D0,D1 : in STD_LOGIC;
      S : in STD_LOGIC;
      Y : out STD_LOGIC);
```

- וקטור מורכב ממערך של ביטים מסווג STD\_LOGIC ונרשם בדומה BIT\_VECTOR רגיל .

דוגמאות:

```
a : in STD_LOGIC_VECTOR (7 DOWNTO 0);
b : in STD_LOGIC_VECTOR (0 to 7);
```