


FAN OUT

מספר הרכיבים הלוגיים המקייםים שניינן לחבר לモזא רכיב לוגי עבור כל משפחה לוגית יש התוצאות שונת לחישוב.

עbor שורי TTL


הчисוב הוא לפי זרמי מוצא וכינסה במצב '0' לוגי ו-'1' לוגי

מצב '1' לוגי



$$Fan Out('1') = \frac{I_{OH}}{I_{IH}}$$

מצב '0' לוגי



Out Fan Out הכללי מחושב לפי הערך הקטן המחשב במצב '1' או '0' לוגי

$$Fan\ Out = \min(Fan\ Out('1'), Fan\ Out('0'))$$

שער CMOS

זרם הכניסה של שער *CMOS* במצב הסטטי שואף ל-0, אך חישוב *Fan Out* מוחשב במצב המעבר של הרכיב הלוגי. במצב המעבר קיבול הכניסה של הרכיבים הלוגיים צריכים להיעטן מצב אחד לשני ולכך *Fan Out* תלוי בקיובו הכניסה של שער הכניסה, בזמן המרכיבים הלוגיים ובזרם המוצא של הרכיב הלוגי.

כל שנחבר יותר שערים לוגיים, קיבול המוצא יגדל והזמן טעינה ופריקה יהיה יותר גדולים. לכן אם המعال פועל בתדר גבוה, יכול להיות מצב שבו השער לא יעבור מצב לוגי אחד לשני.

נבדוק בדוגמה הבאה עבור שער מהפץ *cd4069* את אות המוצא

1. עبور תדרים שונים עם קיבול ידוע במצבו.
2. עبور תדר קבוע עם מספר שער מהפץ המחברים למוצא השער.

נתוני הרכיב:


- קיבול כניסה

C_{IN}	Input capacitance	Any input	10	15	pF
----------	-------------------	-----------	----	----	----


- זרם כניסה של בערך $1mA$ במצב '1' ו-'0' לוגי
- מתחי כניסה: V_{IL}, V_{IH}

V_{IL}	Input low voltage	$V_O = 4.5 V, V_{DD} = 5 V, \text{all temperatures}$	1	V
		$V_O = 9 V, V_{DD} = 10 V, \text{all temperatures}$	2	
		$V_O = 13.5 V, V_{DD} = 15 V, \text{all temperatures}$	2.5	
V_{IH}	Input high voltage	$V_O = 0.5 V, V_{DD} = 5 V, \text{all temperatures}$	4	V
		$V_O = 1 V, V_{DD} = 10 V, \text{all temperatures}$	8	
		$V_O = 1.5 V, V_{DD} = 15 V, \text{all temperatures}$	12.5	


תגובה עבור תדרים שונים עם קיבול של 10 שערים בעלי קיבול של $10pF$.




תדר כניסה של 100kHz




תדר כניסה של 1MHz



תדר כניסה של 5MHz




תדר כניסה של 10MHz




בתדר גבוה נקבל אות מוצא בעל רמות מתח לא רצויות

תגובהה עבורה תדר קבוע $5MHz$ עם מספר שערית מהפוך המוחברים למוצא השער.


שער אחד עם קיבול של $F = 10pF$




2 שערים עם קיבול כולל של $F = 20pF$



5 שערים עם קיבול כולל של $F = 50pF$




10 שערים עם קיבול כולל של $F = 100pF$



בחיבור מספר שערים גדול נקבל אות מזען בעל רמות מתח לא רצויות.

זמן השהיות

מדפי מפרט של שער מהף *CMOS* (*CD4069*) נקבל את צורות הגלים הבאה:



rise time : זמן עליית אות הכניסה מ-10% עד 90% מהערך המקסימלי - t_r

fall time : זמן ירידת אות הכניסה מ-90% עד 10% מהערך המקסימלי - t_f


Transition time : זמן ירידת אות המוצא מ-90% עד 10% מהערך המקסימלי - t_{THL}

Transition time : זמן עליית אות המוצא מ-10% עד 90% מהערך המקסימלי - t_{TLH}

falling propagation delay time - (t_{pdf}) t_{PHL} : זמן השהייה בין השינוי מ-'0' ל-'1' לוגי בכניסה עד לשינוי המוצא. (השינוי מוגדר כ-50% מהוות המקסימלי)

rise propagation delay time - (t_{pdr}) t_{PLH} : זמן השהייה בין השינוי מ-'1' ל-'0' לוגי בכניסה עד לשינוי המוצא. (השינוי מוגדר כ-50% מהוות המקסימלי)

רמתות לוגיות וחסינות לרעש



רמה לוגית גבוהה – H

$V_{OH\max}$ – מתח המוצא המקסימלי במצב גבוה

$V_{OH\min}$ – מתח המוצא המינימלי במצב גבוה (מוגדר כ- V_{OH})

V_{IH} – מתח הכניסה המינימלי שהשער מזזה כ- '1' לוגי

NM_H – חסינות לרעש במצב גבוה. $NM_H = V_{OH\min} - V_{IH}$

רמה לוגית נמוכה – L

$V_{OL\max}$ – מתח המוצא המקסימלי במצב נמוך (מוגדר כ- V_{OL})

$V_{OL\min}$ – מתח המוצא המינימלי במצב נמוך

V_{IL} – מתח הכניסה המינימלי שהשער מזזה כ- '0' לוגי

NM_L – חסינות לרעש במצב נמוך. $NM_L = V_{IL} - V_{OL\max}$

חסינות לרעש כללית – NM (Noise Margins)

$$NM = \min(NM_H, NM_L)$$