

תקציר VHDL

מבנה בסיסי של תוכנית

מעגל דיגיטלי מתואר כקופסה עם כניסות ויציאות.

קופסה – מתוארת בשפה כישות **entity**

כניסה הפשוטה ביותר **in** מסוג **BIT** (0 או 1 לוגי)


יציאה הפשוטה ביותר **out** מסוג **BIT** (0 או 1 לוגי)

תפקיד המתאר את הקשר בין הכניסות והיציאות מוגדר ע"י המילה **ARCHITECTURE**

דוגמא לשער AND

```
entity AND_GATE is
    port(A,B : in BIT;
         f: out BIT);
end AND_GATE;

architecture TWO_INPUTS of AND_GATE is
begin
    f<=A and B;
end TWO_INPUTS;
```



הסביר

- שם הקופסה - **entity**
- מבואות ומוצאים בתוך הסוגרים של **port**, אחרי סוגרים – נקודה פסיק.
- סיום של **entity** ושם **AND_GATE** (אפשר בלי שם) וסיום עם נקודה פסיק.
- לחלק התפקודי שם, בדוגמה נבחר **TWO_INPUTS**.
- לאחר **begin** הפעולה עם השמה **<=**
- סיום עם המילה **end** ושם **TWO_INPUTS** (אפשר בלי שם) וסיום עם נקודה פסיק.

סוגי כניסה ויציאה

IN - כניסה הניתן לקריאה בלבד.

OUT - יציאה – הניתן לכתיבה בלבד.


קיימיםים עוד שני סוגי - **PORT**

- **Buffer** - מוצא הניתן לכתיבה ולקראיה


- **Inout** – קו נתונים דו כיווני הניתן לכתיבה וקריאה

מה ההבדל בין סוגיו – **PORT**

זהו **PORT** יציאה בלבד ולא ניתן לחבר אליו רכיב קלט, הקראיה מהוותה היא לצורך פנימי בלבד לשם התניות או חיבור לכניסה פנימית .



זהו **PORT** יציאה וכינסה וניתן לחבר אליו רכיב קלט או פלט, כאשר הוא במצב של קלט, נדרש לדאוג לעכבה גבוהה של הפלט הפנימי (אם משתמשים בעכבה גבוהה צריך להשתמש במשתנה מסוג **STD_LOGIC**).



משתנים

משתנה מסוג BIT


משתנה המכיל שני '0' או '1' ערכים והוא נרשם בין גרש ימין לגרש שמאל .

משתנה מסוג BIT_VECTOR

מערך חד ממדי של משתנים מסוג BIT הניתן לכתיבה וקריאה, גם במיעון סיבית.

דוגמה להגדלה: Data :`in bit_vector (7 downto 0)`

בדוגמה מוגדר וקטור בגודל 8 סיביות



דוגמאות להשמה:

<code>Y<="11000011";</code>	השמה בבינארי --
<code>Y<=x"C3";</code>	השמה בהקסה דצימלי --
<code>Y<=(others =>'0');</code>	הצבה 0 לכל הסיביות --
<code>Y<='1','1',OTHERS=>'0');</code>	הצבה 11 לשיביות 6,7 וכל השאר 0 לוגי --
<code>Y<=(A, B, OTHERS=>'0');</code>	הצבה ערך של A לשיבית 7,ערך של B לשיבית 6 וכל השאר 0 --
<code>Y(5 downto 2)<="1011";</code>	הצבת ערך רק לשיביות 5 עד 2 --
<code>Y(2)<='1';</code>	הצבה 1 לשיבית 2 בלבד --
<code>Y<=A xor B;</code>	פעולה לוגית , B,A הם מאותו סוג וגודל כמו Y --

משתנה מסוג INTEGER

בגודל עד 32 סיביות ומסוגל לקבל ערך בטוחה: 2147483647-2147483648 עד

דוגמאות להגדלת המשתנה:

`Data_1 : in integer range 12 downto 0; -- 4bit`
`Data_2 : in integer range 0 to 255; -- 8bit`

כללים לגבי המשתנה

- נכתב ללא גרש או גרשאים
- שימושי לפעולות אריתמטיות ולא לוגיות
- התוכנה מקצת מספר סיביות לפי התחום

השמה למשתנה מסוג INTEGER

`Y<=25;` השמת ערך עשרוני --
`Y<=A + B;` פעולה אריתמטית , B,A משתנים מאותו סוג כמו Y --
`Y<=Y+1;` קידום ב-1 --

משתנה מרובת ערכי - STD_LOGIC

משתנה מוגדר תחת הספרייה – STD_LOGIC_1164 –

ההצורה בתחילת התוכנית:

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
```

למשתנה מסווג זה יש 9 מצבים לוגיים:

1. '1' לוגי
2. '0' לוגי
3. 'Z' – עכבה גבוהה (Z נרשם באות גדולה)
4. 'X' – לא ידוע , יכול להתקבל כתוצאה מהתנשאות במידע (X נרשם באות גדולה)
5. '-' – DON'T CARE אפשר לתת ערך זה למשתנה
6. 'U' – ערך לא מאותחל, ערך של המשתנה לפני שבוצעה השמה (U נרשם באות גדולה)
7. 'L' – '0' לוגי חלש , ערך הקרוב לסוף המוגדר – 0 לוגי
8. 'H' – '1' לוגי חלש , ערך הקרוב לסוף המוגדר – 1 לוגי
9. 'W' – לא ידוע חלש ('X' חלש)

אוף הרישום

- הגדרה של BIT – במקום BIT רושמים STD_LOGIC

דוגמאות:

```
port( D0,D1 : in STD_LOGIC;
      S : in STD_LOGIC;
      Y : out STD_LOGIC);
```

- וקטור מורכב ממערך של ביטים מסווג STD_LOGIC ונרשם בדומה BIT_VECTOR רגיל .

דוגמאות:

```
a : in STD_LOGIC_VECTOR (7 DOWNTO 0);
b : in STD_LOGIC_VECTOR (0 to 7);
```

אופרטורים

אופרטור	הסבר
=	שווה – equivalence
/=	שונה - non-equivalence
<	קטן מ-
<=	קטן או שווה - less than or equal
>	גדול - greater than
>=	גדול או שווה - greater than or equal
+	חיבור- Addition
-	חיסור- subtraction
*	כפל - multiplication
/	חילוק - division
	או
&	שרשור - concatenation
and or nand nor xor xnor not	אופרטורים לוגיים

דרבן באות – עליה או ירידת האות

האם עליית שעון

if clk'EVENT AND clk ='1'

המתן לעליית שעון

wait until clk'EVENT AND clk ='1';

האם ירידת שעון

if clk'EVENT AND clk ='0'

המתן לירידת שעון

wait until clk'EVENT AND clk ='0';

כאשר עובדים עם אוטות std_logic ניתן להשתמש גם :

if rising_edge(CLK) - האם עליית שעון מ-'0' ל-'1'

if falling_edge(CLK) - האם ירידת שעון מ-'1' ל-'0'

(נבדק רק השינוי 0 → 1 למקרה שיש עוד מצבים Z,X,,)

תכנון היררכי

חיבור מודולים מוכנים-component אחד לשני

דוגמא – תכנון מסכם מלא – FA

```

entity f_a is
  port( A,B,Cin:  in bit;
        Cout,S: out bit);
end f_a;

architecture f_a of f_a is
  ---- Component declarations
  component and_2
    port ( A0,A1 : in bit;
           Y : out bit);
  end component;

  component or_3
    port ( A0,A1,A2 : in bit;
           Y : out bit );
  end component;

  component xor_2
    port ( A0,A1 : in bit;
           Y : out bit);
  end component;

  ---- Signal declarations used on the diagram ----
  signal net1,net2,net3,net4 : bit;
begin
  ---- Component instantiations ----

  U1 : and_2
    port map( A0 => A, A1 => B, Y => net1 );

  U2 : and_2
    port map( A0 => A, A1 => Cin, Y => net2 );

  U3 : and_2
    port map( A0 => B, A1 => Cin, Y => net3 );


  U4 : or_3
    port map( A0 => net1, A1 => net2, A2 => net3, Y => Cout );

  U5 : xor_2
    port map( A0 => A, A1 => net4, Y => S );

  U6 : xor_2
    port map( A0 => B, A1 => Cin, Y => net4 );

end f_a;

```



פקיודת

פקיודת when else

```
var  <=      value_1 when condition_1 else
            value_2 when condition_2 else
            value_3 when condition_3 else
            .
            .
            value_n;
```

דוגמא רכיב 1 → MUX 2

```
entity MUX_2_TO_1 is
    port( D0,D1,S : in BIT;
          Y : out BIT );
end MUX_2_TO_1;

architecture arc_Mux of MUX_2_TO_1 is
begin
    Y<= D0 when S='0' else D1;
end arc_Mux ;
```

פקיודת with select

```
with expression select
var  <=      value_1 when choice_1,
            value_2 when choice_2,
            value_3 when choice_3,
            .
            .
            value_n when others;
```

דוגמא רכיב 1 → MUX 2

```
entity MUX_2_TO_1 is
    port(
        D0,D1,S : in BIT;
        Y : out BIT);
end MUX_2_TO_1;

architecture arc_Mux of MUX_2_TO_1 is
begin
    with S select
        Y<= D0 when '0',
        D1 when others;
end arc_Mux ;
```

התהיליך - PROCESS

- אפשר כתיבה של בקלה טורית
- ניתן להשתמש בפקודות – LOOP, CASE, IF-ELSE
- ניתן להשתמש במשתני עזר פנימיים הנקראים VARIABLE והם מוגדרים בין begin . begin ו- PROCESS
- הצבה במשתנה מתבצעת ע"י := ולא <=
- רגישיות – נרשם לאחר המלה PROCESS , כולל אירועים באותות כמו: שינוי, עלייה או ירידת שעון

התחבריר

```
architecture ..... of ..... is
begin
    my_label: PROCESS(„ „, רגישיות)
        variable .... : ....;
        begin
            .....
        End PROCESS my_label;
end .....
```

ת לחבריר פקודת if else

```
if (CONDITION1)      then STATEMENT1 ;
elsif (CONDITION2)   then STATEMENT2 ;
else                 STATEMENT3 ;
end if;
```

לדוגמה:

```
if (S=0 and S=1)      then F <= A;    -- האפשרויות 0 ו 1
elsif (S=3 or S=5)    then F <= B;    -- האפשרויות 3 או 5
else                   F <= C;
end if;
```

ת לחבריר פקודת case

```
case EXPRESSION is
    when CHOICES1 => STATEMENTS1;
    when CHOICES2 => STATEMENTS2;
    when OTHERS     => STATEMENTS3;
end case;
```

לדוגמה:

```
case SELECTOR is
    when 0 to 2 =>      -- 0,1,2
        F <= A;
    when 3 | 5   =>      -- 3 או 5
        F <= B;
    when OTHERS  =>
        F <= C;
end case;
```